제품 속성

비용은 3D 패키지 칩이 직면한 주요 문제 중 하나였으며, Foveros는 Intel이 선도적인 패키징 기술 덕분에 이를 대량으로 생산하는 최초의 사례가 될 것입니다.그러나 Intel은 3D Foveros 패키지로 생산된 칩이 표준 칩 설계에 비해 가격 경쟁력이 매우 높으며 경우에 따라 더 저렴할 수도 있다고 말합니다.

Intel은 Foveros 칩을 최대한 저렴하면서도 회사가 명시한 성능 목표를 충족하도록 설계했습니다. 이는 Meteor Lake 패키지에서 가장 저렴한 칩입니다.Intel은 아직 Foveros 상호 연결/기본 타일의 속도를 공유하지 않았지만 구성 요소가 수동 구성에서 몇 GHz에서 실행될 수 있다고 밝혔습니다(이는 Intel이 이미 개발 중인 중간 계층의 활성 버전이 존재함을 암시하는 설명). ).따라서 Foveros는 설계자가 대역폭이나 대기 시간 제약을 타협할 것을 요구하지 않습니다.

Intel은 또한 이 디자인이 성능과 비용 측면에서 잘 확장될 것으로 기대합니다. 즉, 다른 시장 부문이나 고성능 버전의 변형에 특화된 디자인을 제공할 수 있다는 의미입니다.

실리콘 칩 공정이 한계에 도달함에 따라 트랜지스터당 고급 노드의 비용은 기하급수적으로 증가하고 있습니다.그리고 더 작은 노드를 위한 새로운 IP 모듈(예: I/O 인터페이스)을 설계해도 많은 투자 수익을 얻을 수 없습니다.따라서 '충분히 좋은' 기존 노드에서 중요하지 않은 타일/칩렛을 재사용하면 테스트 프로세스를 단순화하는 것은 물론 시간, 비용 및 개발 리소스를 절약할 수 있습니다.

단일 칩의 경우 인텔은 메모리나 PCIe 인터페이스와 같은 다양한 칩 요소를 연속적으로 테스트해야 하며 이는 시간이 많이 걸릴 수 있는 프로세스입니다.이와 대조적으로 칩 제조업체는 시간을 절약하기 위해 작은 칩을 동시에 테스트할 수도 있습니다.커버는 특정 TDP 범위에 대한 칩을 설계하는 데에도 이점이 있습니다. 설계자가 설계 요구 사항에 맞게 다양한 소형 칩을 맞춤 설정할 수 있기 때문입니다.

이러한 요점의 대부분은 친숙하게 들리며 2017년에 AMD를 칩셋 경로로 이끌었던 요인과 모두 동일합니다. AMD는 칩셋 기반 디자인을 처음으로 사용한 것은 아니지만 이러한 디자인 철학을 사용하여 다음과 같은 작업을 수행한 최초의 주요 제조업체였습니다. 최신 칩을 대량 생산하는 것은 인텔이 조금 늦게 나온 것 같습니다.그러나 Intel이 제안한 3D 패키징 기술은 AMD의 유기 중간 레이어 기반 설계보다 훨씬 더 복잡하며 장점과 단점이 모두 있습니다.

차이점은 결국 완성된 칩에 반영될 것이며 Intel은 새로운 3D 스택 칩 Meteor Lake가 2023년에 출시될 예정이며 Arrow Lake와 Lunar Lake는 2024년에 출시될 것이라고 밝혔습니다.

인텔은 또한 1000억 개 이상의 트랜지스터를 탑재하게 될 폰테 베키오(Ponte Vecchio) 슈퍼컴퓨터 칩이 세계에서 가장 빠른 슈퍼컴퓨터인 오로라(Aurora)의 핵심이 될 것으로 예상된다고 밝혔다.