새로운 원본 XC18V04VQG44C 현물 재고 FPGA 필드 프로그래밍 가능 게이트 어레이 논리 IC 칩 집적 회로
제품 속성
유형 | 설명 |
범주 | 집적회로(IC) |
제조업체 | AMD 자일링스 |
시리즈 | - |
패키지 | 쟁반 |
제품상태 | 더 이상 사용되지 않음 |
프로그래밍 가능 유형 | 시스템 프로그래밍 가능 |
메모리 크기 | 4Mb |
전압 – 공급 | 3V ~ 3.6V |
작동 온도 | 0°C ~ 70°C |
장착 유형 | 표면 실장 |
패키지/케이스 | 44-TQFP |
공급자 장치 패키지 | 44-VQFP(10×10) |
기본 제품 번호 | XC18V04 |
문서 및 미디어
리소스 유형 | 링크 |
데이터시트 | XC18V00 시리즈 |
환경정보 | 자일링스 RoHS 인증 |
PCN 지원 중단/EOL | 여러 장치 2015년 6월 1일 |
PCN 부품 상태 변경 | 부품 재활성화일: 2016년 4월 25일 |
HTML 데이터시트 | XC18V00 시리즈 |
환경 및 수출 분류
기인하다 | 설명 |
RoHS 상태 | ROHS3 준수 |
수분 민감도 수준(MSL) | 3(168시간) |
REACH 상태 | REACH 영향을 받지 않음 |
ECCN | 3A991B1B1 |
HTSUS | 8542.32.0071 |
추가 리소스
기인하다 | 설명 |
표준 패키지 | 160 |
Xilinx 메모리 – FPGA용 구성 프롬
Xilinx에서는 시스템 내 프로그래밍 가능 구성 PROM의 XC18V00 계열을 출시했습니다(그림 1).이 3.3V 제품군의 장치에는 Xilinx FPGA 구성 비트스트림을 재프로그래밍하고 저장하기 위한 사용하기 쉽고 비용 효율적인 방법을 제공하는 4메가비트, 2메가비트, 1메가비트 및 512킬로비트 PROM이 포함되어 있습니다.
FPGA가 마스터 직렬 모드에 있으면 PROM을 구동하는 구성 클럭을 생성합니다.CE 및 OE가 활성화된 후 짧은 액세스 시간이 지나면 FPGA DIN 핀에 연결된 PROM DATA(D0) 핀에서 데이터를 사용할 수 있습니다.각 상승 클록 에지 이후 짧은 액세스 시간 후에 새 데이터를 사용할 수 있습니다.FPGA는 구성을 완료하기 위해 적절한 수의 클럭 펄스를 생성합니다.FPGA가 슬레이브 직렬 모드에 있을 때 PROM과 FPGA는 외부 클럭에 의해 클럭됩니다.
FPGA가 마스터 선택 MAP 모드에 있을 때 FPGA는 PROM을 구동하는 구성 클럭을 생성합니다.FPGA가 슬레이브 병렬 또는 슬레이브 선택 MAP 모드에 있는 경우 외부 오실레이터는 PROM 및 FPGA를 구동하는 구성 클럭을 생성합니다.CE 및 OE가 활성화되면 PROM의 DATA(D0-D7) 핀에서 데이터를 사용할 수 있습니다.각 상승 클록 에지 이후 짧은 액세스 시간 후에 새 데이터를 사용할 수 있습니다.데이터는 CCLK의 다음 상승 에지에서 FPGA에 클럭킹됩니다.자유 실행 발진기는 슬레이브 병렬 또는 슬레이브 선택 MAP 모드에서 사용할 수 있습니다.
CEO 출력을 사용하여 다음 장치의 CE 입력을 구동함으로써 여러 장치를 계단식으로 연결할 수 있습니다.이 체인에 있는 모든 PROM의 클럭 입력과 DATA 출력은 서로 연결되어 있습니다.모든 장치는 호환되며 제품군의 다른 구성원 또는 XC17V00 일회성 프로그래밍 가능 직렬 PROM 제품군과 캐스케이드 연결될 수 있습니다.