원래 지원 BOM 칩 전자 부품 EP4SE360F35C3G IC FPGA 744 I/O 1152FBGA
제품 속성
유형 | 설명 |
범주 | 집적회로(IC) 임베디드 FPGA(필드 프로그래밍 가능 게이트 어레이) |
제조업체 | 인텔 |
시리즈 | * |
패키지 | 쟁반 |
표준 패키지 | 24 |
제품상태 | 활동적인 |
기본 제품 번호 | EP4SE360 |
인텔, 3D 칩 세부 정보 공개: 1000억 개의 트랜지스터를 쌓을 수 있으며 2023년 출시 계획
3D 스택 칩은 칩에 로직 부품을 쌓아 CPU, GPU, AI 프로세서의 밀도를 획기적으로 높여 무어의 법칙에 도전하는 인텔의 새로운 방향이다.칩 공정이 거의 중단된 상황에서 이것이 성능을 지속적으로 향상시킬 수 있는 유일한 방법일 수 있습니다.
최근 Intel은 반도체 산업 컨퍼런스인 Hot Chips 34에서 곧 출시될 Meteor Lake, Arrow Lake 및 Lunar Lake 칩을 위한 3D Foveros 칩 설계에 대한 새로운 세부 사항을 발표했습니다.
최근 소문에 따르면 Intel의 GPU 타일/칩셋을 TSMC 3nm 노드에서 5nm 노드로 전환해야 하기 때문에 Intel의 Meteor Lake가 지연될 것이라고 합니다.인텔은 GPU에 사용할 특정 노드에 대한 정보를 아직 공유하지 않았지만 회사 관계자는 GPU 구성 요소에 대한 계획된 노드가 변경되지 않았으며 프로세서가 2023년에 정시 출시될 예정이라고 말했습니다.
특히 이번에는 Intel이 Meteor Lake 칩을 만드는 데 사용되는 4개의 구성 요소(CPU 부품) 중 하나만 생산할 예정이며, TSMC는 나머지 3개를 생산합니다.업계 소식통은 GPU 타일이 TSMC N5(5nm 공정)라고 지적한다.
인텔은 인텔의 4 프로세스 노드(7nm 프로세스)를 사용하고 6개의 대형 코어와 2개의 소형 코어를 갖춘 모바일 프로세서로 최초로 시장에 출시될 Meteor Lake 프로세서의 최신 이미지를 공유했습니다.Meteor Lake 및 Arrow Lake 칩은 모바일 및 데스크톱 PC 시장의 요구 사항을 충족하는 반면 Lunar Lake는 15W 이하 시장을 포괄하는 얇고 가벼운 노트북에 사용됩니다.
패키징 및 인터커넥트의 발전으로 최신 프로세서의 모습이 빠르게 변화하고 있습니다.둘 다 이제 기본 프로세스 노드 기술만큼 중요하며 어떤 면에서는 더 중요하다고 할 수 있습니다.
월요일에 발표된 Intel의 많은 공개 내용은 소비자 시장을 위한 Meteor Lake, Arrow Lake 및 Lunar Lake 프로세서의 기반으로 사용될 3D Foveros 패키징 기술에 중점을 두었습니다.이 기술을 통해 Intel은 Foveros 상호 연결을 통해 통합 기본 칩에 작은 칩을 수직으로 쌓을 수 있습니다.Intel은 또한 Ponte Vecchio, Rialto Bridge GPU 및 Agilex FPGA에도 Foveros를 사용하고 있으므로 회사의 여러 차세대 제품의 기본 기술로 간주될 수 있습니다.
Intel은 이전에 소량의 Lakefield 프로세서로 3D Foveros를 시장에 출시했지만 4타일 Meteor Lake와 거의 50타일에 달하는 Ponte Vecchio는 이 기술로 대량 생산되는 회사의 첫 번째 칩입니다.Arrow Lake 이후 Intel은 새로운 UCI 상호 연결로 전환하여 표준화된 인터페이스를 사용하여 칩셋 생태계에 들어갈 수 있게 됩니다.
Intel은 패시브 Foveros 중간 레이어/기본 타일 위에 4개의 Meteor Lake 칩셋(인텔 용어로 "타일/타일"이라고 함)을 배치할 것이라고 밝혔습니다.Meteor Lake의 기본 타일은 어떤 의미에서는 SoC로 간주될 수 있는 Lakefield의 기본 타일과 다릅니다.3D Foveros 패키징 기술은 활성 중간 레이어도 지원합니다.Intel은 Foveros 인터포저 레이어를 제조하기 위해 저비용 및 저전력 최적화 22FFL 프로세스(Lakefield와 동일)를 사용한다고 밝혔습니다.Intel은 또한 파운드리 서비스를 위해 이 노드의 업데이트된 'Intel 16' 변형을 제공하지만 Intel이 어떤 버전의 Meteor Lake 기본 타일을 사용할지는 확실하지 않습니다.
Intel은 이 중간 계층에 Intel 4 프로세스를 사용하여 컴퓨팅 모듈, I/O 블록, SoC 블록 및 그래픽 블록(GPU)을 설치합니다.이러한 장치는 모두 Intel에서 설계하고 Intel 아키텍처를 사용하지만 TSMC는 I/O, SoC 및 GPU 블록을 OEM으로 제공합니다.이는 Intel이 CPU와 Foveros 블록만 생산한다는 것을 의미합니다.
업계 소식통에 따르면 I/O 다이와 SoC는 TSMC의 N6 프로세스에서 만들어지고 tGPU는 TSMC N5를 사용한다고 합니다.(인텔이 I/O 타일을 'I/O 확장기' 또는 IOE라고 부르는 점은 주목할 가치가 있습니다.)
Foveros 로드맵의 미래 노드에는 25미크론 및 18미크론 피치가 포함됩니다.Intel은 HBI(Hybrid Bonded Interconnect)를 사용하여 미래에 1미크론 범프 간격을 달성하는 것이 이론적으로 가능하다고 말합니다.