XC7Z100-2FFG900I – 집적 회로, 내장형, 시스템 온 칩(SoC)

기본 SoC 아키텍처

일반적인 시스템 온 칩 아키텍처는 다음 구성 요소로 구성됩니다.
- 최소 하나의 마이크로컨트롤러(MCU), 마이크로프로세서(MPU) 또는 디지털 신호 프로세서(DSP). 그러나 프로세서 코어는 여러 개 있을 수 있습니다.
- 메모리는 RAM, ROM, EEPROM, 플래시 메모리 중 하나 이상일 수 있습니다.
- 시간 펄스 신호를 제공하기 위한 발진기 및 위상 고정 루프 회로.
- 카운터, 타이머, 전원회로 등으로 구성된 주변기기.
- USB, FireWire, 이더넷, 범용 비동기 트랜시버 및 직렬 주변 장치 인터페이스 등과 같은 다양한 연결 표준을 위한 인터페이스입니다.
- 디지털 신호와 아날로그 신호 간 변환을 위한 ADC/DAC.
- 전압 조정 회로 및 전압 조정기.
SoC의 한계

현재 SoC 통신 아키텍처의 설계는 상대적으로 성숙해졌습니다.대부분의 칩 회사는 칩 제조에 SoC 아키텍처를 사용합니다.그러나 상용 응용 프로그램이 계속해서 명령 공존과 예측 가능성을 추구함에 따라 칩에 통합된 코어 수가 계속 증가할 것이며 버스 기반 SoC 아키텍처는 증가하는 컴퓨팅 수요를 충족하기가 점점 더 어려워질 것입니다.이것의 주요 징후는 다음과 같습니다.
1. 확장성이 좋지 않습니다.SoC 시스템 설계는 하드웨어 시스템의 모듈을 식별하는 시스템 요구 사항 분석으로 시작됩니다.시스템이 올바르게 작동하려면 칩의 SoC에 있는 각 물리적 모듈의 위치가 상대적으로 고정되어 있습니다.물리적 설계가 완료되면 수정이 이루어져야 하며 이는 사실상 재설계 프로세스일 수 있습니다.반면, 버스 아키텍처 기반 SoC는 버스 아키텍처의 고유한 중재 통신 메커니즘으로 인해 확장할 수 있는 프로세서 코어 수가 제한됩니다. 즉, 한 쌍의 프로세서 코어만 동시에 통신할 수 있습니다.
2. 독점 메커니즘을 기반으로 하는 버스 아키텍처를 사용하면 SoC의 각 기능 모듈은 버스 제어 권한을 얻은 후에만 시스템의 다른 모듈과 통신할 수 있습니다.전체적으로 모듈이 통신을 위한 버스 중재 권한을 획득하면 시스템의 다른 모듈은 버스가 자유로울 때까지 기다려야 합니다.
3. 단일 시계 동기화 문제.버스 구조에는 전역 동기화가 필요하지만 프로세스 기능 크기가 점점 작아지고 작동 주파수가 급격히 상승하여 10GHz 이후에 도달하면 연결 지연으로 인한 영향이 너무 심각하여 전역 클록 트리를 설계하는 것이 불가능합니다. , 거대한 클럭 네트워크로 인해 전력 소비는 칩의 전체 전력 소비의 대부분을 차지합니다.