LCMXO2-256HC-4TG100C 기존 및 신규 재고 IC 공급업체의 경쟁력 있는 가격
제품 속성
| 무연 코드 | 예 |
| 로스 코드 | 예 |
| 부품 수명주기 코드 | 활동적인 |
| IHS 제조업체 | 래티스 반도체 주식회사 |
| 부품 패키지 코드 | QFP |
| 패키지 설명 | LFQFP, |
| 핀 수 | 100 |
| 규정 준수 코드에 도달 | 준수 |
| ECCN 코드 | EAR99 |
| HTS 코드 | 8542.39.00.01 |
| 삼맥시스 제조사 | 래티스 반도체 |
| 추가 기능 | 3.3V 공칭 공급에서도 작동 |
| JESD-30 코드 | S-PQFP-G100 |
| JESD-609 코드 | e3 |
| 길이 | 14mm |
| 수분 민감도 수준 | 3 |
| 전용 입력 수 | |
| I/O 라인 수 | |
| 입력 수 | 55 |
| 출력 수 | 55 |
| 터미널 수 | 100 |
| 작동 온도-최대 | 85°C |
| 작동 온도-분 | |
| 조직 | 0개의 전용 입력, 0개의 I/O |
| 출력 기능 | 혼합 |
| 패키지 본체 재질 | 플라스틱/에폭시 |
| 패키지 코드 | LFQFP |
| 패키지 등가 코드 | TQFP100,.63SQ |
| 패키지 형태 | 정사각형 |
| 패키지 스타일 | 플랫팩, 로우 프로파일, 파인 피치 |
| 포장방법 | 쟁반 |
| 피크 리플로우 온도(Cel) | 260 |
| 전원 공급 장치 | 2.5/3.3V |
| 프로그래밍 가능한 논리 유형 | 플래시 PLD |
| 전파 지연 | 7.36ns |
| 자격현황 | 자격이 없다 |
| 앉은 키-최대 | 1.6mm |
| 공급 전압-최대 | 3.462V |
| 공급 전압-최소 | 2.375V |
| 공급 전압-Nom | 2.5V |
| 표면 실장 | 예 |
| 온도등급 | 다른 |
| 터미널 마감 | 무광택 주석(Sn) |
| 터미널 형태 | 걸윙 |
| 터미널 피치 | 0.5mm |
| 터미널 위치 | 쿼드 |
| 시간@피크 리플로우 온도-최대(s) | 30 |
| 너비 | 14mm |
제품소개
CPLD(Complex Programmable Logic Device)는 LSI(Large Scale Integrated Circuit) 집적 회로의 ASIC(주문형 집적 회로)입니다.제어 중심의 디지털 시스템 설계에 적합하며 지연 제어가 편리합니다.CPLD는 집적 회로에서 가장 빠르게 성장하는 장치 중 하나입니다.
CPLD의 구성 요소
CPLD는 대규모 및 복잡한 구조를 가진 복잡한 프로그래밍 가능 논리 장치로 대규모 범위에 속합니다.집적 회로.
CPLD는 논리 배열 블록, 매크로 유닛, 확장 제품 용어, 프로그래밍 가능한 유선 배열 및 I/O 제어 블록의 다섯 가지 주요 부분으로 구성됩니다.
1. LAB(논리 어레이 블록)
논리 어레이 블록은 16개의 매크로 셀 어레이로 구성되며, 여러 LABS는 프로그래밍 가능 어레이(PIA)와 글로벌 버스로 함께 연결됩니다.
2. 매크로 유닛
MAX7000 시리즈의 매크로 장치는 논리 어레이, 제품 선택 매트릭스, 프로그래밍 가능 레지스터 등 세 가지 기능 블록으로 구성됩니다.
3. 제품 기간 연장
각 매크로 셀의 하나의 곱 항은 논리 배열로 역전송될 수 있습니다.
4. 프로그래밍 가능한 유선 어레이 PIA
각 LAB은 프로그래밍 가능한 유선 어레이를 통해 연결되어 필요한 로직을 형성할 수 있습니다.이 글로벌 버스는 장치의 모든 신호 소스를 대상에 연결할 수 있는 프로그래밍 가능한 채널입니다.
5. I/O 제어 블록
I/O 제어 블록을 사용하면 각 I/O 핀을 입력/출력 및 양방향 작동에 대해 개별적으로 구성할 수 있습니다.
CPLD와 FPGA의 비교
비록 둘 다FPGA그리고CPLD프로그래밍 가능한 ASIC 장치는 CPLD와 FPGA의 구조 차이로 인해 많은 공통 특성을 가지고 있으며 다음과 같은 고유한 특성을 가지고 있습니다.
1.CPLD는 다양한 알고리즘과 조합 논리를 완성하는 데 더 적합하고 FP GA는 순차 논리를 완성하는 데 더 적합합니다.즉, FPGA는 플립플롭 풍부 구조에 더 적합한 반면, CPLD는 플립플롭 제한 및 제품 기간 풍부 구조에 더 적합합니다.
2. CPLD의 연속 라우팅 구조는 타이밍 지연이 균일하고 예측 가능하다고 결정하는 반면, FPGA의 분할 라우팅 구조는 지연 예측 불가능성을 결정합니다.
3.FPGA는 프로그래밍 측면에서 CPLD보다 유연성이 뛰어납니다.CPLD는 고정된 내부 연결 회로로 논리 기능을 수정하여 프로그래밍하는 반면, FPGA는 내부 연결의 배선을 변경하여 프로그래밍합니다.FP GA는 논리 게이트 아래에 프로그래밍할 수 있는 반면, CPLD는 논리 블록 아래에 프로그래밍할 수 있습니다.
4. FPGA의 통합은 CPLD의 통합보다 높으며 배선 구조와 논리 구현이 더 복잡합니다.
5.CPLD는 FPGA보다 사용하기 편리합니다.E2PROM 또는 FASTFLASH 기술을 사용하는 CPLD 프로그래밍, 외부 메모리 칩 없음, 사용하기 쉽습니다.하지만 FPGA의 프로그래밍 정보는 외부 메모리에 저장해야 하고, 사용 방법이 복잡하다.
6. CPLDS는 FPGA보다 빠르며 시간 예측 가능성이 더 높습니다.이는 FPGA가 게이트 레벨 프로그래밍이고 CLBS 간에 분산 상호 연결이 채택되는 반면, CPLDS는 논리 블록 레벨 프로그래밍이고 논리 블록 간의 상호 연결이 집중되어 있기 때문입니다.
7. 프로그래밍 방식에서 CPLD는 주로 E2PROM 또는 FLASH 메모리 프로그래밍을 기반으로 하며 프로그래밍 시간은 최대 10,000회이며 시스템 전원을 끄면 프로그래밍 정보가 손실되지 않는다는 장점이 있습니다.CPLD는 프로그래머에서의 프로그래밍과 시스템에서의 프로그래밍이라는 두 가지 범주로 나눌 수 있습니다.대부분의 FPGA는 SRAM 프로그래밍을 기반으로 하며 시스템 전원이 꺼지면 프로그래밍 정보가 손실되며 전원을 켤 때마다 장치 외부에서 프로그래밍 데이터를 SRAM에 다시 써야 합니다.장점은 언제든지 프로그래밍할 수 있고 작업 중에 빠르게 프로그래밍할 수 있어 보드 수준과 시스템 수준에서 동적 구성을 달성할 수 있다는 것입니다.
8.CPLD 기밀성은 양호하고 FPGA 기밀성은 좋지 않습니다.
9. 일반적으로 CPLD의 전력 소비는 FPGA의 전력 소비보다 크며 통합 정도가 높을수록 더 분명합니다.
