Merrillchip 신규 및 기존 재고 있음 전자 부품 집적 회로 IC DS90UB928QSQX/NOPB

1.

FPDLINK는 TI가 설계한 고속 차동 전송 버스로 주로 카메라, 디스플레이 데이터 등의 이미지 데이터를 전송하는 데 사용됩니다.표준은 720P@60fps 이미지를 전송하는 원래 라인 쌍에서 1080P@60fps를 전송하는 현재 기능에 이르기까지 지속적으로 발전하고 있으며 후속 칩은 훨씬 더 높은 이미지 해상도를 지원합니다.전송 거리도 약 20m로 매우 길어 자동차 애플리케이션에 이상적입니다.

FPDLINK에는 고속 이미지 데이터와 소량의 제어 데이터를 전송하기 위한 고속 순방향 채널이 있습니다.역방향 제어 정보의 전송을 위한 비교적 저속 역방향 채널도 있습니다.순방향 및 역방향 통신은 양방향 제어 채널을 형성하며, 이는 본 문서에서 논의할 FPDLINK의 I2C의 영리한 설계로 이어집니다.

FPDLINK는 직렬 변환기와 역직렬 변환기가 함께 사용되며, 애플리케이션에 따라 CPU는 직렬 변환기나 역직렬 변환기에 연결될 수 있습니다.예를 들어, 카메라 애플리케이션에서 카메라 센서는 직렬 변환기에 연결되어 디시리얼라이저로 데이터를 보내는 반면, CPU는 디시리얼라이저에서 보낸 데이터를 수신합니다.디스플레이 애플리케이션에서 CPU는 데이터를 직렬 변환기로 보내고 역직렬 변환기는 직렬 변환기로부터 데이터를 수신하여 이를 LCD 화면에 전송하여 표시합니다.

2.

그런 다음 CPU의 i2c를 직렬 변환기 또는 역직렬 변환기의 i2c에 연결할 수 있습니다.FPDLINK 칩은 CPU가 보낸 I2C 정보를 수신하고 FPDLINK를 통해 상대방에게 I2C 정보를 전송합니다.우리가 알고 있듯이 i2c 프로토콜에서 SDA는 SCL을 통해 동기화됩니다.일반 애플리케이션에서 데이터는 SCL의 상승 에지에서 래치됩니다. 이를 위해서는 마스터 또는 슬레이브가 SCL의 하강 에지에서 데이터를 준비해야 합니다.그러나 FPDLINK에서는 FPDLINK 전송이 타이밍에 맞춰져 있기 때문에 마스터가 데이터를 보낼 때는 문제가 없고, 많아야 마스터가 보낸 것보다 몇 클럭 뒤에 슬레이브가 데이터를 수신하지만 슬레이브가 마스터로 응답하는 경우에는 문제가 발생한다. , 예를 들어, 마스터에게 ACK가 전송될 때 슬레이브가 마스터에게 ACK로 응답하는 경우, 이미 슬레이브가 보낸 시간보다 늦었습니다. 즉, 이미 FPDLINK 지연을 거쳐 상승을 놓쳤을 수 있습니다. SCL의 가장자리.

다행히 i2c 프로토콜은 이러한 상황을 고려합니다.i2c 사양은 i2c 스트레치라는 속성을 지정합니다. 이는 i2c 슬레이브가 준비되지 않은 경우 ACK를 보내기 전에 SCL을 풀다운하여 마스터가 SCL을 풀업하려고 할 때 실패하여 마스터가 계속 ACK를 시도하도록 할 수 있음을 의미합니다. SCL을 끌어 올리고 기다립니다. 따라서 FPDLINK 슬레이브 측에서 i2c 파형을 분석하면 슬레이브 주소 부분이 전송될 때마다 8비트만 있고 나중에 ACK가 응답된다는 것을 알 수 있습니다.

TI의 FPDLINK 칩은 이 기능을 최대한 활용하여 수신된 i2c 파형을 단순히 전달하는 대신(즉, 송신자와 동일한 전송 속도 유지) FPDLINK 칩에 설정된 전송 속도로 수신된 데이터를 재전송합니다.따라서 FPDLINK 슬레이브 측에서 i2c 파형을 분석할 때 이 점에 유의하는 것이 중요합니다.CPU i2c 보드 속도는 400K일 수 있지만 FPDLINK 슬레이브 측의 i2c 보드 속도는 FPDLINK 칩의 SCL 높음 및 낮음 설정에 따라 100K 또는 1M입니다.