10AX115H2F34E2SG FPGA Arria® 10 GX 제품군 1150000 셀 20nm 기술 0.9V 1152핀 FC-FBGA
제품 기술 사양
| EU RoHS | 준수 |
| ECCN(미국) | 3A991 |
| 부품현황 | 활동적인 |
| HTS | 8542.39.00.01 |
| SVHC | 예 |
| SVHC가 임계값을 초과했습니다. | 예 |
| 자동차 | No |
| PPAP | No |
| 성 | 아리아® 10 GX |
| 공정기술 | 20nm |
| 사용자 I/O | 504 |
| 레지스터 수 | 1708800 |
| 작동 공급 전압(V) | 0.9 |
| 논리 요소 | 1150000 |
| 승수 수 | 3036(18x19) |
| 프로그램 메모리 유형 | 스램 |
| 내장 메모리(Kbit) | 54260 |
| 총 블록 RAM 수 | 2713 |
| EMAC | 3 |
| 장치 논리 장치 | 1150000 |
| DLL/PLL의 장치 수 | 32 |
| 트랜시버 채널 | 96 |
| 트랜시버 속도(Gbps) | 17.4 |
| 전용 DSP | 1518 |
| PCIe | 4 |
| 프로그래밍 가능성 | 예 |
| 재프로그래밍 지원 | 예 |
| 복사 방지 | 예 |
| 시스템 내 프로그래밍 가능성 | 예 |
| 속도 등급 | 2 |
| 단일 종단형 I/O 표준 | LVTTL|LVCMOS |
| 외부 메모리 인터페이스 | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| 최소 작동 공급 전압(V) | 0.87 |
| 최대 작동 공급 전압(V) | 0.93 |
| 입출력 전압(V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| 최소 작동 온도(°C) | 0 |
| 최대 작동 온도(°C) | 100 |
| 공급업체 온도 등급 | 펼친 |
| 상표명 | 아리아 |
| 설치 | 표면 실장 |
| 패키지 높이 | 2.95 |
| 패키지 폭 | 35 |
| 패키지 길이 | 35 |
| PCB가 변경됨 | 1152 |
| 표준 패키지 이름 | BGA |
| 공급업체 패키지 | FC-FBGA |
| 핀 수 | 1152 |
| 리드 모양 | 공 |
FPGA와 CPLD의 차이점과 관계
1. FPGA 정의 및 특성
FPGA는 LCA(Logic Cell Array), CLB(Configurable Logic Block) 및 IOB(Input Output) 블록 및 상호 연결이라는 새로운 개념을 채택합니다.구성 가능한 로직 모듈은 사용자 기능을 구현하기 위한 기본 단위로, 일반적으로 어레이로 배열되어 칩 전체에 분산됩니다.입출력 모듈 IOB는 칩의 로직과 외부 패키지 핀 사이의 인터페이스를 완성하며 일반적으로 칩 어레이 주위에 배열됩니다.내부 배선은 다양한 길이의 와이어 세그먼트와 일부 프로그래밍 가능한 연결 스위치로 구성되며, 이는 다양한 프로그래밍 가능 논리 블록 또는 I/O 블록을 연결하여 특정 기능을 가진 회로를 형성합니다.
FPGA의 기본 기능은 다음과 같습니다.
- FPGA를 사용하여 ASIC 회로를 설계하면 사용자는 생산을 계획할 필요가 없으며 적합한 칩을 얻을 수 있습니다.
- FPGA는 완전히 맞춤화되거나 반맞춤화되는 다른 파일럿 샘플로 사용할 수 있습니다.ASIC 회로;
- FPGA에는 풍부한 트리거와 I/O 핀이 있습니다.
- FPGA는 ASIC 회로에서 설계주기가 가장 짧고 개발 비용이 가장 낮으며 위험도가 가장 낮은 장치 중 하나입니다.
- FPGA는 고속 CHMOS 프로세스, 저전력 소비를 채택하고 CMOS 및 TTL 레벨과 호환될 수 있습니다.
2, CPLD 정의 및 특성
CPLD주로 프로그래머블 상호접속 매트릭스 유닛을 중심으로 프로그래머블 로직 매크로 셀(LMC)로 구성되는데, LMC 로직 구조는 더욱 복잡하고 복잡한 I/O 유닛 상호 접속 구조를 가지며, 사용자가 원하는 대로 생성할 수 있다. 특정 기능을 완료하기 위해 특정 회로 구조의 요구 사항.논리 블록은 CPLD의 고정 길이 금속 와이어와 상호 연결되므로 설계된 논리 회로는 시간 예측 가능성을 가지며 분할된 상호 연결 구조의 타이밍을 불완전하게 예측하는 단점을 방지합니다.1990년대까지 CPLD는 전기적 삭제 특성뿐만 아니라 엣지 스캐닝 및 온라인 프로그래밍과 같은 고급 기능을 통해 더욱 빠르게 발전했습니다.
CPLD 프로그래밍의 특징은 다음과 같습니다.
- 논리 및 메모리 리소스가 풍부합니다(Cypress De1ta 39K200에는 480Kb 이상의 RAM이 있음).
- 중복 라우팅 리소스를 갖춘 유연한 타이밍 모델
- 핀 출력을 유연하게 변경할 수 있습니다.
- 시스템에 설치하고 다시 프로그래밍할 수 있습니다.
- 다수의 I/O 장치;
3. FPGA와 CPLD의 차이점과 연관성
CPLD는 Complex Programmable Logic Device의 약어이고, FPGA는 Field Programmable Gate Array의 약어입니다. 둘의 기능은 기본적으로 동일하지만 구현 원리가 약간 다르기 때문에 둘 사이의 차이점을 총체적으로 무시할 수도 있습니다. 프로그래밍 가능 논리 장치 또는 CPLD/FPGA라고 합니다.CPLD/FPGas를 생산하는 여러 회사가 있으며, 가장 큰 3개 회사는 ALTERA, XILINX 및 LAT-TICE입니다.CPLD 분해 조합 논리 기능은 매우 강력하므로 매크로 유닛은 12개 또는 20-30개 이상의 조합 논리 입력을 분해할 수 있습니다.그러나 FPGA의 LUT는 4개 입력의 조합 로직만 처리할 수 있으므로 CPLD는 디코딩과 같은 복잡한 조합 로직을 설계하는 데 적합합니다.그러나 FPGA의 제조 공정에서는 FPGA 칩에 포함된 LUT 및 트리거의 수가 매우 커서 종종 수천 개에 달하는 것으로 결정됩니다. CPLD는 일반적으로 512개의 논리 유닛만 달성할 수 있으며, 칩 가격을 논리 유닛의 수로 나누면 FPGA의 평균 논리 단위 비용은 CPLD의 평균 논리 단위 비용보다 훨씬 낮습니다.따라서 복잡한 타이밍 로직을 설계하는 등 설계에 많은 수의 트리거가 사용되는 경우 FPGA를 사용하는 것이 좋은 선택입니다.
FPGA와 CPLD는 모두 프로그래밍 가능한 ASIC 장치이고 많은 공통 특성을 가지고 있지만 CPLD와 FPGA의 구조 차이로 인해 고유한 특성이 있습니다.
- CPLD는 다양한 알고리즘과 조합 논리를 완성하는 데 더 적합하고 FPGA는 순차 논리를 완성하는 데 더 적합합니다.즉, FPGA는 플립플롭 풍부 구조에 더 적합한 반면, CPLD는 플립플롭 제한 및 제품 기간 풍부 구조에 더 적합합니다.
- CPLD의 연속 라우팅 구조는 타이밍 지연이 균일하고 예측 가능하다고 결정하는 반면, FPGA의 세그먼트화된 라우팅 구조는 지연이 예측 불가능하다고 결정합니다.
- FPGA는 프로그래밍 측면에서 CPLD보다 유연성이 뛰어납니다.
- CPLD는 고정된 내부 회로의 논리 기능을 수정하여 프로그래밍하는 반면, FPGA는 내부 연결의 배선을 변경하여 프로그래밍합니다.
- Fpgas는 논리 게이트 아래에 프로그래밍할 수 있는 반면 CPLDS는 논리 블록 아래에 프로그래밍할 수 있습니다.
- FPGA는 CPLD보다 통합성이 뛰어나고 배선 구조와 로직 구현이 더 복잡합니다.
일반적으로 CPLD의 전력 소비는 FPGA보다 크며 통합 정도가 높을수록 더 분명합니다.
