(전자 부품) 5V927PGGI8
제품 속성
| 유형 | 설명 |
| 범주 | 집적회로(IC) |
| 제조업체 | 르네사스 일렉트로닉스 아메리카 Inc |
| 시리즈 | - |
| 패키지 | 테이프 및 릴(TR) |
| 제품상태 | 더 이상 사용되지 않음 |
| 유형 | 클록 생성기 |
| PLL | 예, 바이패스 사용 시 |
| 입력 | LVTTL, 크리스탈 |
| 산출 | LVTTL |
| 회로수 | 1 |
| 비율 – 입력:출력 | 2:4 |
| 차동 – 입력:출력 | 아니 아니 |
| 빈도 - 최대 | 160MHz |
| 분배기/승수 | 예 아니오 |
| 전압 – 공급 | 3V ~ 3.6V |
| 작동 온도 | -40°C ~ 85°C |
| 장착 유형 | 표면 실장 |
| 패키지/케이스 | 16-TSSOP(0.173″, 4.40mm 폭) |
| 공급자 장치 패키지 | 16-TSSOP |
| 기본 제품 번호 | IDT5V927 |
문서 및 미디어
| 리소스 유형 | 링크 |
| 데이터시트 | IDT5V927 |
| PCN 지원 중단/EOL | 개정 23/2013년 12월 |
| HTML 데이터시트 | IDT5V927 |
환경 및 수출 분류
| 기인하다 | 설명 |
| 수분 민감도 수준(MSL) | 1(무제한) |
| REACH 상태 | REACH 영향을 받지 않음 |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
추가 리소스
| 기인하다 | 설명 |
| 다른 이름들 | 5V927PGGI8 |
| 표준 패키지 | 4,000 |
제품 세부 정보
24비트 디지털 신호 프로세서
프로그래밍 가능한 DSP(디지털 신호 프로세서) DSP56300 제품군에 속하는 Motorola DSP56307은 일반 필터링 작업을 통해 무선 인프라 애플리케이션을 지원합니다.온칩 강화 필터 보조 프로세서(EFCOP)는 필터 알고리즘을 코어 작동과 병렬로 처리하여 전반적인 DSP 성능과 효율성을 높입니다.다른 제품군과 마찬가지로 DSP56307은 고성능, 명령어당 단일 클록 주기 엔진(Motorola의 인기 있는 DSP56000 코어 제품군과 코드 호환 가능), 배럴 시프터, 24비트 주소 지정, 명령어 캐시 및 그림 1과 같이 직접 메모리 액세스 컨트롤러입니다. DSP56307은 2.5V 코어와 독립적인 3.3V 입/출력 전력을 갖춘 내부 100MHz 클록을 사용하여 초당 1억 명령(MIPS)의 성능을 제공합니다.
개요
2세대 ASMBL(Advanced Silicon Modular Block) 열 기반 아키텍처를 사용하는 XC5VLX330T-3FFG1738I에는 FPGA 제품군에서 가장 많이 선택되는 5가지 고유 플랫폼(하위 제품군)이 포함되어 있습니다.각 플랫폼에는 다양한 고급 로직 설계의 요구 사항을 해결하기 위해 서로 다른 비율의 기능이 포함되어 있습니다.가장 발전된 고성능 로직 패브릭 외에도 XC5VLX330T-3FFG1738I FPGA에는 강력한 36Kbit 블록 RAM/FIFO, 2세대 25 x 18 DSP 슬라이스, 내장된 Select IO 기술을 포함한 많은 하드 IP 시스템 레벨 블록이 포함되어 있습니다. 디지털 제어 임피던스, 칩 동기화 소스 동기 인터페이스 블록, 시스템 모니터 기능,
특징
고성능 DSP56300 코어
● 2.5V 코어 및 3.3 VI/O에서 100MHz 클록으로 초당 1억 명령(MIPS)
● DSP56000 코어와 호환되는 개체 코드
● 고도 병렬 명령어 세트
● 데이터 산술 논리 장치(ALU)
- 완전히 파이프라인된 24 x 24비트 병렬 승산기 누산기
- 56비트 병렬 배럴 시프터(빠른 시프트 및 정규화, 비트 스트림 생성 및 구문 분석)
- 조건부 ALU 명령어
- 소프트웨어 제어 하에 24비트 또는 16비트 산술 지원
● 프로그램 제어 장치(PCU)
- 위치 독립 코드(PIC) 지원
- DSP 애플리케이션에 최적화된 어드레싱 모드(즉시 오프셋 포함)
- 온칩 명령어 캐시 컨트롤러
- 온칩 메모리 확장 가능한 하드웨어 스택
- 중첩된 하드웨어 DO 루프
- 빠른 자동 복귀 인터럽트
● 직접 메모리 액세스(DMA)
- 내부 및 외부 액세스를 지원하는 6개의 DMA 채널
- 1차원, 2차원, 3차원 전송(순환 버퍼링 포함)
- 블록 전송 종료 인터럽트
- 인터럽트 라인 및 모든 주변 장치에서 트리거링
● 위상 고정 루프(PLL)
- 잠금 손실 없이 낮은 전력 분배 인자(DF) 변경 가능
- 스큐 제거 기능이 있는 출력 클록
● 하드웨어 디버깅 지원
- 온칩 에뮬레이션(On CE) 모듈
- JTAG(Joint Test Action Group) TAP(테스트 액세스 포트)
- 주소 추적 모드는 외부 포트에서 내부 프로그램 RAM 액세스를 반영합니다.
